VHDL의 NULL 문

Question

null VHDL의 진술은 실제로 무엇입니까? s=1, 그때 y는 이전 값을 유지하는 경우에는 과제가 없기 때문에, 다음과 같은 코드 번째 코드에

CASE s IS 
BEGIN 
    WHEN 0 => y <= 0; 
END CASE; 

2-

CASE s IS 
BEGIN 
    WHEN 0 => y <= 0; 
    WHEN 1 => NULL; 
END CASE; 

1-

을 고려한다. 그렇지 않니? 그래서, 두 경우 모두, 신디사이저는 이전 값 y을 유지하기 위해 플립 플롭을 넣을 것이라고 생각합니다.

Answer 1

나는 IEEE1076-2008을 인용합니다 :

10.14 널 문

널 문은 아무 작업도 수행하지 않습니다.

null_statement :: = [label :] null;

null 문을 실행해도 다음 문으로 전달하는 것 외에는 아무 효과가 없습니다.

주 - null 문은 특정 조건이 참일 때 수행 할 작업이 없음을 명시 적으로 지정하는 데 사용할 수 있지만이 목적 (또는 다른 목적)에서는 필수 사항이 아닙니다. 이것은 case 문과 관련하여 특히 유용합니다. case 문은 가능한 모든 값을 선택 항목으로 다룹니다. 특정 선택 사항에 대해서는 조치가 필요하지 않을 수도 있습니다.

VHDL 언어는 case 문에있는 모든 선택 항목에 대해 문이 필요합니다 (or synthesis will give an error). Example implementation:

case OPCODE is 
    when "001" => TmpData := RegA and RegB; 
    when "010" => TmpData := RegA or RegB; 
    when "100" => TmpData := not RegA; 
    when others => null; 
end case;