VHDL의 배열 유형이 일치하지 않습니다.

Question

VHDL 코드에 매우 간단한 문제가 있습니다. 나는 다음과 같은 코드를 정의했습니다 :

type irf_array is array(0 to 1) of integer; 
signal index : std_logic; 
.... 
index := input(5); 
out := irf_array(index); 

나는 다음과 같은 오류 얻을이 간단한 코드의 fragment 컴파일하려고 : 사람이 내가 STD_LOGIC을 사용하는 방법에 대한 아이디어가있는 경우

Error: array index type mismatch [6.4] 

그래서 내가 궁금를 값을 배열의 입력으로 사용합니다.

감사합니다.

Answer 1

배열 색인은 정수 여야합니다.

type irf_array is array(0 to 1) of integer; 
signal index : unsigned(0 downto 0); 
.... 
index(0) := input(5); 
out := irf_array(to_integer(index)); 

당신은 사용할 수 있습니다 : 당신이 STD_LOGIC 기반 유형을 사용하려는 경우, 당신은 아마 (일반 STD_LOGIC 신호는 달리 수치의 개념을 포함)에 서명 또는 부호없는 유형과 적절한 유형 변환을 사용해야합니다 별도의 변환을 대신 부호없는 형식의 std_logic_vector : 당신이 자신을 해결할 수없는 문제를 해결하기 위해 시간을 할애 할 수 있습니다 사람들에게 존경

signal index : std_logic_vector(0 downto 0); 
... 
out := irf_array(to_integer(unsigned(index)));