다음 Clock Generation 문은 ModelSim/QuestaSim에서 100 % 코드 적용 범위가 아닙니다. 나는이 다른 지점에 추가하면 library ieee;
use ieee.std_logic_1164.all;
entity coverage1_tb is
end entity;
architecture tb of coverage1_tb i
버퍼가있는 SPI 마스터 모듈을 구현하려고합니다. 이 FSM 모듈을 사용하여 테스트하고 수신 된 데이터를 UART를 통해 직렬 콘솔에 전송합니다. I는 UART 전에 "FFFFFFFF"X로 시작 값으로 전환 bytes_rec 시뮬레이션으로 판단받은 바이트 if(rx_upd <='0' and loadFromRxBuf ='1') then
rx_upd
지금은 내가 VSIM 넣어있을 때/modelsim_ase/linuxaloem , No command 'vsim' found, did you mean: ...
을받을 폴더 /는 Quartus에서 ./vsim 명령을 실행할 수있어하지만 난 시도하고있을 때 leon3 시뮬레이션을 실행 메이크업의 VSIM 발사를 통해 grlib에서 나는 /bin/sh: 1:
VHDL로 8 비트 ALU를 설계하고 싶지만이 오류가 발생합니다. 입력 내용이 bit_vectors로 선언된다는 사실과 관련이 있다고 생각합니다. 그게 사실이야? ** Error: C:/Programs/Modeltech_pe_edu_10.4a/examples/alu.vhdl(19): No feasible entries for infix operator "+
현재 Cocotb 기반 검증 환경을 설정 중입니다. 내 시뮬레이터에 FLI (외국어 인터페이스)가 없으므로 VHDL을 사용하는 경우 Cocotb와 함께 제공되는 예제가 제 경우에는 작동하지 않는다는 것을 발견했습니다. 오류 (억제 할) : (VSIM-FLI-3155)를 FLI는 ModelSim을이 버전에서 사용할 수 없습니다 나는 다음과 같은 메시지가 나타
3 번 깜박임 (1 초 동안 불이 켜져 야 할 때마다)하는 프로세스가 필요하며 불이 켜지는 간격은 1 초가되어야합니다. 가장 빠르고 쉬운 방법은 다음과 같아야합니다 그것을 컴파일하여 process(CLK)
begin
....
led <= '0';
led <= '1' after 1 sec,
'0' after 1 sec,
'1' after 1 sec
저는 VHDL-2008에서 일반 패키지 (목록)를 만들고 있습니다. 이 패키지에는 요소 유형에 대한 유형이 있습니다. 패키지 내에이 요소 유형의 배열 유형을 선언하면 새로운 유형입니다. 예를 들어 정수, 내 새로운 integer_array가 라이브러리 ieee의 integer_vector와 호환되지 않습니다. 그래서 배열 유형 (예 : integer_vec
저는 VHDL을 처음 사용합니다. VHDL을 사용하는 MP3 디코더를하고 있는데,이 허프만을 웹 사이트에서 코딩 할 때 우연히 만난다. 그러나 실제로 입력 된 비트 파일을 나타내는 줄을 알아내는 데 어려움이 있습니다. 아래는 소스 코드입니다 use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
u
어떻게 wdata [((8 * j) +7)를 쓸 수 있습니까 : (8 * i)] = $ random; Verilog 프로그래밍 언어로? 여기서 i와 j는 reg 타입 변수입니다. Modelsim은 상수 범위 변수에 오류를 발생시킵니다. 나는 어떻게 그것을 적절한 방식으로 쓸 수 있을까?