와이어 선언을위한 Verilog 구문

Question

Verilog에서 올바른 선언입니까?

wire \n_628_B[-1111111109] ; 

Answer 1

이상한 것처럼 보이는 것은 합법적 인 구문입니다. IEEE Std 1800-2012, 섹션 5.6.1 "이스케이프 된 식별자"를 참조하십시오. 다음 코드는 유효합니다.

module tb; 

wire \n_628_B[-1111111109] ; 
reg foo; 

assign \n_628_B[-1111111109] = foo; 

initial begin 
    $monitor(\n_628_B[-1111111109]); 
    foo = 1; 
    #5 foo = 0; 
end 

endmodule 

매우 이상하므로 선택하지 않으면 사용하지 않는 것이 좋습니다.

Answer 2

옙. 백 슬래시 뒤 및 다음 공백 앞에 오는 모든 것이 Verilog의 식별자입니다. 따라서 대괄호 안의 부분은 배열 크기가 아니며 신호 이름의 일부분이 아닙니다. 자동 생성 된 Verilog 코드 (예 : Verilog 넷리스트)에는 항상 이러한 이스케이프 된 식별자가 포함되어 있습니다. 개인적으로 손으로 쓴 코드에서는 사용하지 않을 것입니다.