Verilog Pro에서 기본 플립 플롭을 어떻게 코딩합니까?

Question

Verilog Pro에서 NAND 게이트를 사용하여 기본 플립 플롭을 코딩하려고 시도했지만 파형이 올바르지 않습니다. 그게 뭐가 잘못되었는지보십시오.

//design module 
module rstt(s,r,q,qbar); 
input r,s; 
output q,qbar; 
nand n1(q,r,qbar); 
nand n2(qbar,s,q); 
endmodule 

//stimulus module 
module test; 
reg r,s; 
wire q,qbar; 
initial begin 
r=1'b1; 
s=1'b0; 
#25 r=1'b0; 
    s=1'b1; 
#25 r=1'b1; 
    s=1'b1; 
#100 $finish; 
end 
endmodule 

Answer 1

당신은 당신의 test 모듈 내부에 rstt 모듈을 인스턴스화하지 않았다. 이것은 모듈 test 내부의 와이어 (q 및 qbar)가 구동되지 않음을 의미합니다. 그래서 토글 대신 직선으로 유지됩니다. IEEE Verilog 표준에 따르면, 비 구동 wire은 기본값이 1'bz입니다. 이 같은

시도 뭔가 : 문제가있는 시뮬레이터 특정하지 않습니다

//design module 
module rstt(s,r,q,qbar); 
input r,s; 
output q,qbar; 
nand n1(q,r,qbar); 
nand n2(qbar,s,q); 
endmodule 

//stimulus module 
module test; 
reg r,s; 
wire q,qbar; 

rstt i0 (
    .s (s), 
    .r (r), 
    .q (q), 
    .qbar (qbar) 
); 

initial begin 
r=1'b1; 
s=1'b0; 
#25 r=1'b0; 
    s=1'b1; 
#25 r=1'b1; 
    s=1'b1; 
#100 $finish; 
end 
endmodule 

참고.