순환 시프트 -

Question

나는 두 개의 모듈을 연결할 VERILOG되도록 output_module1 [I]는 -> input_module2 [circular_shift_left (ⅰ) 예를 들어

:의

output_module1[100] --> input_module2[001] // (output no. 5 to input no. 2) 

output_module1[011] --> input_module2[110] // (output no. 4 to input no. 7) 

길이 두 모듈은 일반적입니다.

Verilog에서 구현하는 가장 효율적인 (가장 쉬운) 방법은 무엇입니까?

감사합니다.

Answer 1

원형 이동을 만드는 가장 쉬운 방법은 부품 선택 및 연결 연산자를 결합하는 것입니다.

wire [7:0] in; 
wire [7:0] out; 

assign out = {in[6:0], in[7]};