예상보다 많은 사이클을 소비하는 Neon VLD?

Question

NEON의 12 개의 쿼드 레지스터를로드하는 간단한 asm 코드가 있으며, 이중 명령어 기능을 사용하기 위해로드 명령어와 함께 pairwise add 명령어를 병행했습니다. 여기 코드를 확인했습니다 하나는 볼 수 있듯이

http://pulsar.webshaker.net/ccc/sample-d3a7fe78

이 코드는 약 13주기를하고있다. 그러나 보드에 코드를로드 할 때로드 명령은로드 당 1 사이클 이상 걸리는 것으로 보입니다. VPADAL이 명시된대로 1 사이클을 수행하지만 VLD1이 1 사이클 이상 걸리는 것으로 확인되었습니다. 왜 그런가요?

것은 나는 다음과 같은 신세를지고 있습니다 :

1. 주소가 16 바이트로 정렬됩니다.
2. 장소에서, 명령어 프리로드 명령 pld [r0, #192] 시도 vld1.64 {d0, d1} [r0,:128]!
3. 에 정렬 힌트를 제공했지만 그 대신 실제로 대기 시간을 줄이는주기에 추가 할 것 같다.

누군가 내가 뭘 잘못하고 있는지 말해 줄 수 있습니까? 왜이 대기 시간입니까?

기타 사항 :

는 코텍스 A8

아암 2009q1 크로스 컴파일러 툴 체인

을 참조

• 어셈블리 코딩에 코드로 인해 예상되는 것보다 훨씬 느리게 실행

Answer 1

현재 쓰여지고있는 것처럼, 파이프 라인 노점의 완벽한 폭풍을 일으키고 있습니다. 파이프 라인 아키텍처를 사용하는 모든 최신 CPU에서 지침은 이상적인 조건에서 한 주기로 실행될 수 있습니다. 이상적인 조건은 명령이 메모리를 기다리지 않고 레지스터 종속성이 없다는 것입니다. 코드를 작성한 방식으로는 메모리에서 읽는 데 지연이없고 읽기 결과에 따라 다음 명령을 내릴 수 없습니다. 이것은 최악의 성능을 유발합니다. 또한, 왜 여러 레지스터에 pairwise 추가 누적하는지 잘 모르겠습니다. 다음과 같이 시도하십시오.

veor.u16 q12,q12,q12  @ clear accumulated sum 
top_of_loop: 
    vld1.u16 {q0,q1},[r0,:128]! 
    vld1.u16 {q2,q3},[r0,:128]! 
    vpadal.u16 q12,q0 
    vpadal.u16 q12,q1 
    vpadal.u16 q12,q2 
    vpadal.u16 q12,q3 
    vld1.u16 {q0,q1},[r0,:128]! 
    vld1.u16 {q2,q3},[r0,:128]! 
    vpadal.u16 q12,q0 
    vpadal.u16 q12,q1 
    vpadal.u16 q12,q2 
    vpadal.u16 q12,q3 
    subs r1,r1,#8 
    bne top_of_loop 

추가를 실행하기 전에로드 명령어의 수를 달리하여 실험하십시오. 요점은 대상 레지스터를 사용하기 전에 읽기가 발생하는 시간을 허용해야한다는 것입니다.

참고 : Q4-Q7을 사용하면 비 휘발성 레지스터이므로 위험합니다. 안드로이드에서는 이러한 것들 (특히 Q4)에 임의의 쓰레기가 표시됩니다.