asic

    2열

    1답변

    ASIC 디바이스 용 OpenCL (또는 Other) 프로그래밍?

    저는 GPGPU 및 병렬 프로그래밍 (OpenCL, CUDA, C++ AMP 및 OpenMP) 도구 중 일부를 최근 배웠으며 더 많은 것들을 찾고있었습니다. 빠른 비트 코닝 마이닝을위한 특수 목적의 USB ASIC 장치 ("블록 분출 장치")가 있음을 알고 있습니다. OpenCL이나 다른 GPGPU 같은 API를 통해 이들을 프로그래밍 할 수 있습니까? 특
    c++ c opencl asic 2013-09-08

    0열

    1답변

    RTL 시뮬레이션과 델타 사이클 시뮬레이션

    "RTL 시뮬레이션은 델타 사이클 시뮬레이션보다 빠르지 만 모든 상황에서 사용할 수는 없습니까?" 델타 사이클 시뮬레이션
    simulation verilog rtl asic 2013-04-15

    2열

    1답변

    성공적으로 버전 관리 시스템 등의 수은 사용

    당신이 (바람직 하드웨어) 어떤 대기업 알고 계십니까 (ASIC) 회사는 수은 (HG)를 사용하여 하드웨어를 수행합니다 (VCS를.) 내가 SVN/CVS 경험이/perforce와 작은 자식. 내가 억지로 가장 좋아 이유 : 전투는 회사 W/H에서 테스트를 나는이 빈약 한 선택을 느낄 수 있지만 내부 정치, CVS으로 우리를 추진하고있다. 큰 바이너리를 잘
    svn mercurial hardware cvs asic 2012-06-22

    0열

    2답변

    왜 지연을 Verilog에서 합성 할 수 없습니까?

    나는 항상 RTL 코드에서 선언 된 지연을 결코 합성 할 수 없다는 것을 읽었습니다. 그것들은 시뮬레이션 목적으로 만 의미가 있으며 현대의 합성 도구는 코드의 지연 선언을 무시합니다. 예 : x = #10 y;은 합성 도구로 x = y;으로 간주됩니다. 누군가 하드웨어 설명 언어 (VHDL, Verilog 또는 Sytem-Verilog)의 지연 선언을 합성
    vhdl verilog system-verilog asic vlsi 2014-07-12

    2열

    1답변

    Verilog 또는 SystemVerilog 용 TAP (Test Anything Protocol) 모듈

    Verilog 용 TAP (Test Anything Protocol) 구현이 있습니까? 그것은 내 결과를 자동으로 확인하기 위해 사용할 수 있기 때문에 좋을 것입니다. 업데이트 : 10/9/09 : 왜 어설 션을 사용하지 않는지 묻습니다. 부분적으로 TAP은 파일 수 및 테스트 수와 같은 좋은보고를 제공합니다. 또한 시간 경과에 따른 진행 상황을보고하기 위
    verilog fpga tap system-verilog asic 2009-10-08

    2열

    3답변

    RTL과 검증 엔지니어가 모두 특정 스펙 기능을 놓친 경우 어떻게 스펙을 준수하지 않는 것을 발견합니까?

    IP 확인과 관련하여 몇 가지 질문이 있습니다. IP 사양의 특정 디자인/기능이 RTL 및 검증 계획 (보상 항목)에서 누락되었다고 가정하면이 버그를 어떻게 식별 할 수 있습니까? RTL (SPEC에서 누락)으로 구현되지 않았으므로 코드 적용 범위에서 식별 할 수 없습니다. 이 부분을 밝혀주세요. 덕분에
    verilog specman asic 2011-09-07

    0열

    2답변

    내 컴파일러는 나에게 이러한 오류를주고있다

    이 실제 데이터에 대한 기능을 찾을 수 없습니다 : # 오류 : COMP96_0305 : SUBONE_MODULE_VHDL.vhd (93, 23)이 실제 데이터에 대한 기능 "TO_INTEGER"를 찾을 수 없습니다. # 에러 : COMP96_0138 : SUBONE_MODULE_VHDL.vhd (93, 23). 어레이 오브젝트에 대한 참조에서 색인 종류가
    vhdl fpga synthesis asic 2013-06-15

    5열

    1답변

    플로팅과 메타 안정성 사이의 관계

    클럭 도메인 변환 (속도 일치)을 수행하는 동안 우리는 보통 메타 안정 상태를 피하기 위해 데이터를 두 번 플롭합니다. 이중 플로팅은 메타 안정성의 가능성을 줄입니다. 트리플 플로팅은 그것을 더 줄일 것이다. 메타 안정성과 사용 된 클럭 도메인 플롭 수 사이의 확률/관계를 계산하는 방법은 무엇입니까?
    fpga asic 2012-08-22
최근 질문