0
Verilog (Vivado)에 모듈을 작성하고이를 테슬 벤치로 작성했습니다. 시뮬레이션을 통해 테스트 벤치의 모든 변수에 대한 파형 창이 표시됩니다. 모듈 내의 변수를 파형 창에 표시 할 수 있습니까?비바도의 파형 창에 모듈 변수를 표시하는 방법
들으 (임 Vivado 2015.4 사용)
Verilog (Vivado)에 모듈을 작성하고이를 테슬 벤치로 작성했습니다. 시뮬레이션을 통해 테스트 벤치의 모든 변수에 대한 파형 창이 표시됩니다. 모듈 내의 변수를 파형 창에 표시 할 수 있습니까?비바도의 파형 창에 모듈 변수를 표시하는 방법
들으 (임 Vivado 2015.4 사용)
? VCD 인 경우 [IEEE Std 1800-2012] (http://standards.ieee.org/getieee/1800/download/1800-2012.pdf) 섹션의 $ dumpvars를 확인하십시오. 21.7 _Value dump (VCD) 파일 변경 _ – Greg