0
VHDL 또는 Verilog에서 무언가 (예 : CPU)를 설계하고 설계가 완료되면 설계가 certant 제조 공정 (14nm)으로 제한되거나 현재 (10,7,5,3nm) 공정에서 작동 할 수 있습니다 유효한?VHDL 및 Verilog는 기술에 의존하지 않습니까?
A
답변
5
하드웨어 설명 언어이므로 기술에 독립적입니다. 둘 다 기술 프리미티브의 인스턴스화를 통해 기술 세부 사항을 지원합니다.
+0
필자의 경험에 따르면 프리미티브는 특정 기술 공급 업체 라이브러리에 의존하는 VHDL 코드로 인스턴스화됩니다. 코드가 프로세스 x 용으로 작성된 라이브러리와 함께 작동하면 프로세스 y 용으로 작성된 라이브러리에서 코드가 자동으로 작동한다고 가정 할 수 없습니다. – JHBonarius
+3
그 이유는 내 대답은 2 문장이 :) – Paebbels
관련 문제
- 1. Verilog는 단락 회로 평가를 지원합니까?
- 2. Ruby에 의존하지 않는 HAML 및 SASS 대안
- 3. 어떤 JavaScript 라이브러리가 문서 및 네비게이터 객체에 의존하지 않습니까?
- 4. 의 Verilog는 : 등록은
- 5. 시추 :의 Verilog는 신트이 uint
- 6. clk이없는 Vhdl
- 7. Verilog는 VHDL 패키지가 상수를 저장하는 것과 비슷한 단일 파일에서 전역 매개 변수를 만드는 방법이 있습니까?
- 8. VHDL 및 'report'문 사용
- 9. 출력을 변경하는 VHDL 내부 신호 - 작동하지 않습니까?
- 10. 의 Verilog는 : 입력 짝수 패리티는
- 11. Verilog는 항상 트리거 오동작을 차단합니다.
- 12. 우체부 나는이 기술에 문제가있어
- 13. RDBMS 기술에 대한 공용어
- 14. Hadoop이이 기술에 적합한 기술입니까?
- 15. VHDL 및 C로 FPGA 프로그래밍
- 16. VHDL 입력 및 출력 코드
- 17. VHDL 동등 연산자 STD_LOGIC 및
- 18. VHDL : 더하기 및 빼기 문제
- 19. ios 개발을위한 기술에 대한 의문점
- 20. 의 Verilog는 : 비 정수는 다음과 같이
- 21. 이 CSS 기술에 이름이 있습니까?
- 22. 병렬 XGBoost 기계 학습 기술에
- 23. 기술에 따라 소나 위젯 Disfaly
- 24. 마우스에 의존하지 않는 QTooltip
- 25. 이미지는 크기에 의존하지 않으십니까?
- 26. VHDL 일반 일반 값을 읽습니다.
- 27. VHDL :이 구성은 VHDL 1076-2008에서만 지원됩니다.
- 28. VHDL - std_logic_vector
- 29. ')'예상. - VHDL
- 30. VHDL, FSM은
보증하지 않습니다. 나는 디자인이 특정 프리미티브와 타이밍 제약을 염두에두고 만들어 졌을 수있다. 전체 디자인을 재평가해야합니다. 이는 CPU 생산자가 기술 전환에 많은 시간을 필요로하는 이유입니다. – JHBonarius