Verilog를 사용하여 로직 애널라이저로 캡처 한 데이터를 가져오고 싶습니다.Verilog에서 데이터 가져 오기
준비된 모듈을 테스트 할 수있는 테스트 벤치로 가져 오는 가장 좋은 방법은 무엇인지 알 수 없습니까?
로직 애널라이저에서 바이너리, Csv 또는 Vdc 유형으로 내보내려면 다른 질문이 있습니까?
도움 주셔서 감사합니다.
Verilog를 사용하여 로직 애널라이저로 캡처 한 데이터를 가져오고 싶습니다.Verilog에서 데이터 가져 오기
준비된 모듈을 테스트 할 수있는 테스트 벤치로 가져 오는 가장 좋은 방법은 무엇인지 알 수 없습니까?
로직 애널라이저에서 바이너리, Csv 또는 Vdc 유형으로 내보내려면 다른 질문이 있습니까?
도움 주셔서 감사합니다.
Vivado에는 ChipScope 덤프를 zip 형식으로 저장하는 inbuilt 기능이 있습니다.
수동으로 압축 파일을 추출하면 모든 신호 값을 포함하는 CSV 파일을 갖게됩니다.
사용법에 따라 수정하고 파일 관리 시스템 호출을 사용하여 Verilog에서 읽으십시오!
write_hw_ila_data my_hw_ila_data_file.zip [upload_hw_ila_data hw_ila_1]
나는이 명령으로 생성 된 zip에 대해 이야기하고 있습니다.
waveform.csv
참고 : 신호 이름을 제거하고 모든 벡터를 추출하십시오. 그에 따라 테스트 벤치에서 할당하십시오.
Verilog는 파일을 조작 할 수 있습니다. 따라서 로직 애널라이저에서 verilog를 사용하면 필요한 데이터를 파일에 기록한 다음 testbench에서 파일을 읽을 수 있습니다. – Roman
Vivado의 시뮬레이터에서 논리 분석기로 캡처 한 신호를 표시하고 싶습니다. – surfer113
캡처 된 데이터를 자극으로 사용하려는 방법을 설명해야합니다. 각 핀에 대한 타이밍이 중요한가, 아니면 샘플링 된 데이터가 클록 에지에 있는가? 그리고 데이터는 귀하의 모듈 (시계 포함)에 대한 완전한 자극, 또는 귀하의 DUT에 대한 단 하나의 인터페이스를 나타 냅니까? –