`timescale은 전처리 명령어입니까?

Question

문자로 시작하는 모든 Verilog 코드 행은 전 처리기 명령 인 것 같습니다. 그러나 `timescale은 어쩌면 이상한 것 같습니다.

`timescale은 전 처리기 명령어입니까? 그렇다면 대체되는 것은 무엇입니까?

Answer 1

Verilog에서 백틱은 compiler directive을 나타냅니다. Verilog 소스 코드가 컴파일 될 때 평가됩니다. timescale은 소스 코드에서 모듈 뒤에 오는 모듈의 시간 단위와 시간 정밀도를 설정합니다.

timescale은 define처럼 텍스트 매크로 대체를 수행하지 않습니다.

자세한 내용은 IEEE 표준 (예 : 1800-2009)을 참조하십시오.