Verilog 파일에서 모듈 인스턴스화와 일치시키는 정규식을 작성하려면 어떻게해야합니까?

Question

나는 perl 스크립팅 언어를 사용하여 Verilog 프로그래밍을 용이하게하는 프로젝트를 진행 중이다. 이제 최상위 Verilog 파일을 스캔 한 다음 모듈 인스턴스화 문을 추출해야한다고 제안하는 모듈의 계층 구조 목록을 생성하는 스크립트를 작성하여 여기에 문제가 있습니다.

최상위 모듈 파일의 서브 모듈 이름을 알아야하기 때문에 Verilog 파일에서 모듈 인스턴스화와 일치하는 정규식을 작성하는 방법.

Answer 1

은 Verilog 파일을 읽고 계층 구조 전체에서 모듈을 찾는 방법을 보여줍니다. 제한된 경우에 정규 표현식을 사용할 수 있지만 장기적으로이 CPAN 파서 모듈을 사용하는 것은 가치가 있습니다. Verilog-Perl 유통의 일부도 편리 verilog perl usage (Verilog::Netlist)

vhier 스크립트 : 여기

내가 잠시 다시 PerlMonks에 게시 된 몇 가지 예제 코드입니다.