SV 테스트 벤치 태스크, Modelsim의 신호 이름보기

Question

Modelsim SV 드라이버 신호, 디버깅 할 태스크를보고 싶습니다. 내 테스트가 어떻게 진행되고 있는지 알기 위해 어디에서나 표시 명령문을 추가하고 싶지 않습니다. 우리가 할 수있는 방법이 있다면 알려주십시오. 시뮬레이션에서 신호를 추가하려고 시도했지만 시뮬레이션을 다시 시작하면 도구가 멈 춥니 다.

Answer 1

$display (UVM의 경우) uvm_info 문은 함수 및 작업 내에있는 신호를 디버깅하는 가장 일반적인 방법입니다. ModelSim/Questa는 uvm_component 내부의 신호를 파형에 추가 할 수 있지만 기능 또는 작업 내부에만 존재하는 신호는 추가하지 않습니다. 내가 파형이나 로그 내부에서 볼 수있는 한 가지 트릭은 함수/태스크 외부에 관찰 신호를 작성하여 태스크가 호출 될 때마다 관찰하고자하는 값을 지정하는 것입니다.