vhdl에서 하나의 입력에 두 개의 신호를 주문하고 싶습니다.

Question

하나의 입력 (틱)에 대해 두 개의 신호 (overflow1과 set1)가 필요합니다.

counter2 : counter 
generic map (border => 5, width => 4) 
port map (RST => RST, 
     tick => overflow1 [...] set1, -- overflow1 and set1 are these signals 
    enable => SW0, 
     x => count2, 
    overflow => overflow2); 

그래서 틈을 메우고 싶습니다. 나는 내 문제를 이해할 수 있기를 바랍니다. 감사합니다

Answer 1

틱이 입력 포트이고 overflow1 및 set1이 std_logic이라고 가정하면 VHDL-2008에서 overflow1 or set1을 수행 할 수 있습니다.

VHDL-2002 이전의 VHDL 버전에서는 temp <= overflow1 or set1과 같은 내부 임시 신호를 만들어 포트를 구동해야합니다.