매개 변수 목록의 구문 오류

-2

Verilog를 처음 사용했습니다. 나는 프로젝트가 내가 명령을 사용하여 컴파일하려고하는 3 개 개의 파일로 구성되어 있습니다매개 변수 목록의 구문 오류

iverilog -o ddr3 drac_ddr3.v adapter.v top.v

을하고 난 오류 MSG 얻을 :

: 라인 335-336의

drac_ddr3.v:335: syntax error
drac_ddr3.v:335: error: syntax error in parameter list.
drac_ddr3.v:336: syntax error
drac_ddr3.v:336: error: syntax error in parameter list.

복사

333:`ifdef XILINX_ISIM 334:`else 335: parameter integer bank_a[15:0] = {0, 0, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1}; 336: parameter integer bank_ba[2:0] = {0, 1, 1}; 337:`endif

구문 오류가없는 것 같습니다. 아무도 이것으로 나를 도울 수 있습니까?

출처

2014-03-25 Dimitrios Evangelopoulos

매개 변수는 일반적으로 상수입니다. 여기에 상수 또는 모듈 입력을 원하십니까? – Marty

인터넷에서 코드를 가져 오거나 직접 작성 했습니까? Verilog 버전 스위치를 던져야 할 수도 있습니다 ... – Marty

나는 코드를 가지고 있습니다 : http://opencores.org/project,ddr3_sdram 그것은 대학 프로젝트입니다. 먼저 컴파일 한 다음 시뮬레이션을 실행하고 일부 기능을 향상시켜야합니다. 더 많은 에너지를 사용하거나 다른 기능을 추가하는 것. 또는 더 빨리 만들 수 있습니다. –

은 다음과 같은 파라미터를 정의하는 것 :

가

parameter [15:0] bank_a= 16'b0010010000000111; 
parameter [2:0] bank_ba = 3'b011;

integer 변수의 크기는 항상 32 비트이다. 당신이하려는 것은 16 비트와 3 비트 너비의 "비 - 정수"매개 변수를 정의하는 것입니다.

출처

2014-03-26 07:58:28 Qiu

글쎄, 나는 이것을 시도하고 다음과 같은 오류가 나타납니다 : drac_ddr3.v : 335 : 경고 : 여분의 숫자 주어진 크기의 이진 상수. –

내 실수 - 16'b이어야합니다 ... – Qiu

매개 변수 목록의 구문 오류

답변

관련 문제