제어 데이터 흐름 그래프 또는 중간 표현

Question

우리는 할당 결정 다이어그램이라는 용어로 코드의 중간 표현을 제안하는 프로젝트를 진행하고 있습니다. 따라서 누군가가 코드를 컴파일하는 방법과 컴파일하는 동안 생성 된 그래프에 액세스하는 방법, 즉 문법 코드를 구문 분석 한 후에 누군가가 우리에게 말할 수 있다면 매우 유용 할 것입니다.

컴파일러 구문 분석 후 코드에 액세스하는 것과 관련하여 도움이됩니다. 그것에 대해 가야하는 방법에 관한 도움도 환영합니다.

Answer 1

현재 Chisel은 사용자 소스 코드와 지정된 C++ 또는 Verilog 백엔드 사이에 있으므로 잘 정의 된 중간 표현이 없습니다.

그러나 저는 이것이 Chisel 개발자들 사이에서 백엔드를 분리하고 IR에 대한 액세스를 허용하는 현재 프로젝트라고 생각합니다 (사용자 정의 컴파일러 통과 허용).

한편, Backend.scala (특히 elaborate() 메소드)를 확인하십시오. 그것은 많은 마법이 시작된 곳입니다. 정교함의 중간에 스칼라 명령 줄에 뛰어 들어가 하드웨어 트리 표현에 액세스 할 수 있다고 믿지만, 나는 당신에게 얼마나 의미 있고 유용한 지 확신하지 못합니다.