SystemVerilog는 case 문에서 가능한 와일드 카드 충돌을 어떻게 처리합니까?

Question

사례에 대한 와일드 카드를 포함하는 사례 명세서를 작성할 때 특정 사례가 어떻게 처리됩니까? 상기 단순화 된 예에서

always_comb case(selector) 
    4'b0???: begin // Pick me if the msb is 0, unless the two lsb's are 01. 
    end 
    4'b0?01: begin // Pick me if the msb is 0 and the two lsb's are 01. 
    end 
    default: begin // Pick me if the msb is X or 1. 
    end 
endcase 

가 첫 번째 경우 (모든 와일드 카드) 선택기의 값으로 선정 만, 가장 특정 가능한 경우를 선택하도록 할 수있다. 그 사건들이 어떻게 다루어지는거야?

Answer 1

SystemVerilog는 case 문이 우선 순위에 있다고 가정합니다. 두 번째 항목은 절대로 일치하지 않습니다. 따라서 가장 구체적인 사례를 먼저 이동해야합니다. SystemVerilog는 의도를 더 잘 지정하기 위해 unique case 및 priority case 구문을 사용합니다.