2016-09-13 2 views
0

reg 및 logic에 고정 소수점 숫자를 지원하지 않으므로 systemverilog에서 고정 소수점 수를 어떻게 표시해야합니까? 실제 데이터 유형을 올바른 방법으로 사용하거나 다른 데이터 유형을 사용할 수 있습니까? 결과가 FP로 표시되는 sqrt (8) = 2.82와 같은 systemverilog에서 제곱근 함수를 수행하려고합니다. 확인하는 동안 소수점 자리를 올바르게 확인할 수 있도록 입력 및 출력의 데이터 유형 (sqrt)을 지정해야합니다.시스템 이미지에서 고정 소수점 숫자 표현

+1

이 코드를 합성 할 수 있도록 하시겠습니까? – Hida

+0

예, 합성 가능해야합니다. –

답변

3

고정 소수점 숫자에는 정수형을 사용합니다. 다른 크기의 숫자를 추가뿐만 아니라 곱셈과 나눗셈을 보정 할 때 어떤 사람들은 인덱스 자신의

logic [M-1:-F] fp_number; // M-bits integer, F bit fractional 

같은 변수 그러나 그것은 당신에게 달려 소수점을 조정합니다. 이러한 작업이 많은 OpenCore 라이브러리가 있습니다.