논리 회로 및 시프트 레지스터?

Question

누구나 J-K 플립 플롭을 사용하는 Parrallel In/Serial Out 시프트 레지스터의 논리적 다이어그램 또는 생성 방법을 보여줄 수 있습니까? D 유형을 사용하는 다이어그램을 찾았지만 J-K는 사용하지 않았습니다. 도움을 주시면 대단히 감사하겠습니다.

감사합니다.

Answer 1

D 플립 플롭을 사용하는 회로를 이미 사용하고 있다면! D 플립 플롭은 k- 입력 전에 인버터가있는 jk 플립 플롭이며 j + k는 함께 배선됩니다.

예컨대 당신의 JK 플립 플롭을 :

+-----+ 
|j Q| 
|  | 
|Clk | 
|  | 
|k ~Q| 
+-----+ 

는 D 플립 플롭으로 바꿀 :

 +-----+ 
D------|j Q|----- Q 
    | |  | 
    | |Clk | 
    | |  | 
    ---O|k ~Q| 
     +-----+ 

부동하지 않는 ~ Q 출력을두고 당신은 그것이있다.

나는 인버터 자체를 그려 본 적이 없으며, K 입력에서 오른쪽에 앉아있는 'O'가 거의 없음을 유의하십시오. 이 카드를 그대로 두지 마십시오. 그렇지 않으면 D-flipflop이 작동하지 않습니다.

행운을 빈다.