시스템 Verilog에서 중첩 된 인터페이스의 신호 별칭을 지정하는 방법은 무엇입니까?

Question

나는

interface a(); 
logic a; 
endinterface: a 

interface B(); 
    logic b; 
    a A(); 
    alias b = A.a; // THIS throws an error 
endinterface: b 

내가 interface B

에서 interface a에 대한 주장을 작성하려는 의사 예와 같이 중첩 된 인터페이스, 뭔가를하지만 alias 신호에 저를 허용하지 않습니다. 다른 대안은 무엇입니까?

제안 사항?

Answer 1

alias 문에는 변수 및 계층 적 참조를 사용할 수 없습니다.

당신의 대안은 다음과 같습니다

• 사용 assign b = A.a; 대신 alias
• 그냥
• let b = A.a;

나는 let 문을 사용하여 제언 let 구조를 사용하여 b를 선언 당신의 주장에 A.a를 사용 .